Categories
科技報導

更小的芯片製造藝術:行業正艱難地向原子級進發



在計算機芯片的世界中,許多參數都是“越大越好”。比如更多的內核、更高的 GHz 主頻、以及更大的浮點運算能力。不同的是,在工藝製程上,整個行業都在極力向更微小的目標前進。從 10nm 到 7nm,直至 5nm 和更小的尺度。但在深入剖析原因之前,我們得先回顧下處理器的體系結構,以及工程師們是如何規劃和設計芯片的。

1.jpg

(題圖 來自:TechSpot)

現在前頭:本文主要講述計算機芯片是如何被物理組裝的,涉及製造的光刻部分則簡略帶過。

在芯片行業裡,特徵尺寸與製程節點緊密相關,詳細內容可參考《如何設計 CPU》的第三章節內容。

芯片內部的每個執行單元,都可完成數學運算和數據存儲,且性能上相當依賴於功效的工藝節點(特指同一製造商的每一次迭代)。

然而在營銷實踐中,這個術語用起來還是相當寬鬆的,取決於製造商愛用晶體管間的最小數值、或是平均數值。

在處理器世界中,任何改變都不會一蹴而就。更大的組件,意味著需要更長時間才能變更其狀態、信號需要更長的傳播時間、以及需要消耗更多的能量,更別提大芯片會佔用更多的物理空間了。

2.jpg

上圖中展示了英特爾的三款舊 CPU,最左邊的是 2006 年的賽揚、中間的是 2004 年的奔騰移動處理器、最右邊的則是 1995 年的古老崩騰處理器。

三款芯片的製程節點分別為 65、90、350 nm —— 24 年前的產品,其關鍵部件的體積是 13 年前產品的五倍。

與此同時,較新的 CPU 內部有大約 2.9 億個晶體管,而老崩騰只有它的百分之一(略超 300 萬個)。功耗方面,2006 款賽揚處理器的 TDP 約 30W,老奔騰只有 12W 。

熱設計功耗的增加,主要是隨著電能在芯片中電路周圍的流動,能量因各種過程而損耗,且其中大部分以熱量的形式釋放。儘管 30W 數倍於 12W,但新 CPU 的晶體管更是舊芯片將近百倍。

正因如此,採用較小的工藝節點,可使芯片更小、更快地切換晶體管、提升每秒的運算量、並減少能耗(熱量)的散失。

3.jpg

(圖自:Peellden,Wikimedia Commons)

那麼,為何我們不“一步到位”,直接讓所有芯片都使用最小的製程呢?說到這,就得提一下被稱作“光刻”的生產流程了。

光掩膜會遮擋某些區域的光線,被允許穿透的光線會集中在一個小點上,然後與芯片製造中使用的特殊層發生反應,以確定各個零件的位置。

你可想像給胳膊拍了一張 X 光照片,骨頭擋住了光線(起到了光罩的作用),而肌肉組織允許 X 射線的穿透,從而得出內部結構的圖像。而光刻工藝的迭代,與光的波長有關。

4.png

(圖自:Philip Ronan,Gringer)

可見光(380 ~ 750 nm)只是光譜的一部分,其它還有無線電波、微波、X 射線等。你可從上圖中見到光波的尺寸,大約在 10^-7 米左右(約 0.000004 英寸)。

言歸正傳,我們繼續聊聊芯片的製造工藝,比如舊賽揚採用了 65nm 製程節點。那麼,我們又該如何製造比光波還細小的零件呢?答案是採用紫外(EV)、甚至極紫外光刻(EUV)。

光譜圖中,UV 始於 380nm 左右,直到 10nm 左右。英特爾、台積電、格羅方德等製造商,現在都已經摸到了極紫外(190 nm 左右)。

新工藝不僅能夠將組件本身造得更小,且整體品質也可能更好,從而將各個零件緊密封裝到一起,有助於縮小芯片的整體尺寸。

5.jpg

(製造缺陷特寫,圖自:Solid State Technology)

對於製程節點的規模,不同企業有著不同的宣稱。比如英特爾用 P1274 指代當前的 10nm 工藝,而台積電稱之為 10FF 。

在將格羅方德售出之後,AMD 現在靠的是台積電代工,並且用上了 7nm 的量產工藝。需要指出的是,儘管一些最小特徵的跨度僅為 6nm,但其它多數特徵還是略大於此的。

為了讓普通人了解 6nm 到底有多小,就必須提到矽原子本身的直徑為 0.1nm 左右,而構成處理器主體的大部分矽原子的間距僅在 0.5nm 。換言之,單個晶體管在各個方面都覆蓋了不到 10 個矽原子。

拋開令人難以置信的事實,EUV 光刻技術還是引發了許多嚴重的工程和製造難題。英特爾一直努力使其 10nm 產能趕上 14nm 的水平,格羅方德更是在去年停止了 7nm 及以下製程的研發。

問題在於,隨著電磁波長的越來越短,其攜帶的能量就越來越大,導致有更大的潛在可能性會損壞正在製造的芯片。此外,小規模製造對所用材料的污染和缺陷也高度敏感。

其它問題包括衍射極限和統計噪聲(EUV 波傳遞的能量在其中沉積到芯片層中的自然變化),導致製造商無法實現 100% 完美的芯片製造目標。

6.png

還有一個問題是,在怪異的原子世界裡,我們無法再假定電流和能量的傳遞,會遵循經典的物理學系統規則。移動電子的時候,遇到的各種棘手的問題也會更多。

就英特爾和台積電而言,想要實現這一目標,將變得更加困難,因為絕緣層的厚度還遠遠不夠。不過目前的生產問題,幾乎都集中在 EUV 光刻技術的固有缺陷上。

正因如此,我們要繼續等待多年,才能評判量子處理方案是否更具優勢。此外出於商業的考慮,更小的製程可節省更多的成本。

假如英特爾用 28nm 工藝去製造 Haswell 系列 CPU(如 i7-4790K),其成本將會翻一番。但通過在單個晶圓上切割出更多的芯片,能夠在很大程度上抵消多出來的成本。

過去幾年,以智能手機和家用 / 汽車為代表的芯片應用,已經呈現了近乎指數級的增長。芯片製造商也被迫承擔因轉向更小的製程節點而造成的財務損失,直到能夠大規模量產的行業配套更加成熟。

7.png

儘管格羅方德的放棄聽起來有些悲觀,但三星和台積電在 7nm 製程的投入 / 產出方面還是讓人感到有些欣慰。比如 AMD 最新發布的三代銳龍 CPU,就給市場打了一針強心劑。

該系列高端 PC 處理器採用了台積電 7nm 工藝,並結合了格羅方德生產的 14nm 芯片。前者可視作傳統的 CPU 部件,而後者則是集成了 DDR4 內存控制器與 PCI Express 4.0 的 SoC 橋接組件。

上圖顯示了英特爾在過去 50 年裡的製程節點變化,X 軸從 10 到 10000 nm、Y 軸從 1970 到 2020 。從整體上來看,這家芯片巨頭大約每 4.5 年迭代一次。

如果一切順利,其有望在 2025 年推出 5nm 產品線(希望 10nm 產能別再拖後腿)。同時三星和台積電也在積極投入 5nm 研究,但願該行業還能繼續給消費者帶來驚喜。