Categories
科技報導

IEDM 2019:英特爾披露Lakefield芯片與Foveros技術新進展



在今年的 IEE 國際電子設備會議(IEDM 2019)上,英特爾演示了兩款封裝集成產品。其中一項涉及全向互連,另一項涉及 Foveros 3D 堆疊技術。在第一場演講期間,某位英特爾工程師披露了一件有趣的事情,亮點之一是該公司全新的 3D 堆棧技術(即 Foveros)。

1.jpg

(題圖 via AnandTech)

其想法是使用多個彼此疊置的矽芯片,且其中一個矽芯片專門用於高速緩存或內存,以減小芯片的總體封裝尺寸、同時增加貸款。

作為英特爾首款 Foveros 芯片(Lakefield),其堆疊了採用不同製程節點的芯片,包括一個 I/O 和計算裸片、以及附加的 PoP 內存。

目前已宣布的兩款 Lakefield 產品,分別是三星 Galaxy Book S 和微軟的 Surface Neo,預計上市時間為 2020 年中。

2.jpg

第二款 Foveros 芯片,是基於 Xe -HPC 架構的高性能計算 GPU 。其代號為“Ponte Vecchio”,計劃於 2021 下半年發布,並將使用 Foveros 技術,每個 GPU 將具由兩部分矽芯片組合而成。

該 GPU 主要為百億級別的 Aurora 超級計算機而打造,後者將於 2021 年安裝在阿貢國家實驗室。

3.jpg

在 IEDM 2019 的舞台上,英特爾首席工程師還表示:2020 年假日季,我們有望見到 Lakefield 市場的一些更新。初代產品已經面世(尚未開放預訂),詳情要等到 2020 年底的第二代更新。

外媒猜測,採用堆疊設計的芯片,或支持下一代 PCIe 等新 I/O,並迎來內核優化平衡後的高效率新計算芯片。

4.jpg

隨著時間的推移,英特爾顯然會將其 Foveros 和 EMIB 互聯工藝作為其產品組合(至少在某些領域)的基石。至於成本能否拉低到對價格更敏感的市場,仍有待觀察。

最後,在同一場 IEDM 演示中,工程師還提到 Foveros 堆棧技術可整合調製解調器中。鑑於英特爾最近剛宣布與聯發科合作,新技術或在 5G 時代發揮更大的用場。